description[de] = <b>Werkstatt Design Rules --- <font size=4 color="red">BITTE LESEN!!!</font></b>\n<p>\n<p>\nDiese Design-Rules sind explizit für die Möglichkeiten der EMSP-Werkstatt eingestellt. <br>\nAlles was hier bemängelt wird, sollte nochmal überprüft und angepasst werden.\n<p><br>\n<p>\n<font color="red"><b>ACHTUNG - VOR der Abgabe beachten:</b><p></font color="red">\n<ul>\n0. Vor dem DRC immer den ERC prüfen!\n<br>\n1. Zur DRC-Prüfung & Abgabe nur die zu ätzenden Layer einblenden (Top, Bottom, Pad, Vias, Dimension, Centerdrill).\n<br>\n2. Bitte keine Beschriftungen oder ähnliches in das Layer Dimension legen. Ausschließlich die Schnittkanten der Platinen.\n<br>\n3. Isolate der Polygone wird nicht vom DRC überprüft: Bitte mindestens 0,4mm - besser 0,8mm.\n<br>\n4. Für die Bohrlöcher das ULP Drillaid (0,4mm) ausführen - das erleichtert das Bohren.\n<br>\n5. Beschriftungen setzen: Top, Bottom, 'Ersteller', 'Betreuer', Projekt, etc.\n<br>\n6. Bitte ausschließlich die zu ätzenden Layer einblenden.\n<br>\n7. Benenne die schematic- (.sch) und Board-Datei (.brd) mit Namen/Modul und Anforderungen um ( Einseitig = ES oder Doppelseitig = DS ).\n</ul>\n<p>\n<br>\n<p>\nletzte Aktualisierung: 27.05.2015 von Felix Bohn\n<p>\nErläuterungen (dazu Fenster vergrößern):\n...\n<ul>- Winkel werden auf 45° geprüft, da bei anderen Winkeln kleine Ecken entstehen - diese werden auch vom Drucker entsprechend gedruckt und hindern das Ätzbad am Fließen, so dass besonders bei feinen Bahnen ein schlechteres Ergebnis erzielt wird.<br>\n- Beschriftungen sind für die Zuordnung und für den Prozess der Platinenherstellung unverzichtbar.<br>\n- Drillaid sorgt dafür, dass die Bohrlöcher so aufgefüllt werden, dass nur noch ein kleiner Zentrierungspunkt übrig bleibt. So findet der Bohrer besser das Zentrum des Lochs. Dies ist besonders Wichtig bei Bauelementen mit mehreren Beinchen (ICs, Stecker, etc.).<br>\n- Isolate ist der Abstand des Polygons zu den Leiterbahnen und Pads. Ist dieser zu gering, entstehen beim Löten sehr schnell Kurzschlüsse, da es keine Lötstopmaske gibt.<br>\n</ul>
description[en] = <b>EAGLE Design Rules</b>\n<p>\nThe default Design Rules have been set to cover\na wide range of applications. Your particular design\nmay have different requirements, so please make the\nnecessary adjustments and save your customized\ndesign rules under a new name.
layerSetup = (1*16)
mtCopper = 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm 0.035mm
mtIsolate = 1.5mm 0.15mm 0.2mm 0.15mm 0.2mm 0.15mm 0.2mm 0.15mm 0.2mm 0.15mm 0.2mm 0.15mm 0.2mm 0.15mm 0.2mm
mdWireWire = 8mil
mdWirePad = 8mil
mdWireVia = 8mil
mdPadPad = 8mil
mdPadVia = 8mil
mdViaVia = 8mil
mdSmdPad = 8mil
mdSmdVia = 8mil
mdSmdSmd = 8mil
mdViaViaSameLayer = 8mil
mnLayersViaInSmd = 2
mdCopperDimension = 20mil
mdDrill = 8mil
mdSmdStop = 0mil
msWidth = 10mil
msDrill = 20mil
msMicroVia = 20mil
msBlindViaRatio = 0.500000
rvPadTop = 0.400000
rvPadInner = 0.400000
rvPadBottom = 0.400000
rvViaOuter = 0.400000
rvViaInner = 0.400000
rvMicroViaOuter = 0.250000
rvMicroViaInner = 0.250000
rlMinPadTop = 10mil
rlMaxPadTop = 40mil
rlMinPadInner = 10mil
rlMaxPadInner = 40mil
rlMinPadBottom = 10mil
rlMaxPadBottom = 40mil
rlMinViaOuter = 8mil
rlMaxViaOuter = 40mil
rlMinViaInner = 8mil
rlMaxViaInner = 40mil
rlMinMicroViaOuter = 4mil
rlMaxMicroViaOuter = 20mil
rlMinMicroViaInner = 4mil
rlMaxMicroViaInner = 20mil
psTop = -1
psBottom = -1
psFirst = -1
psElongationLong = 100
psElongationOffset = 100
mvStopFrame = 1.000000
mvCreamFrame = 0.000000
mlMinStopFrame = 4mil
mlMaxStopFrame = 4mil
mlMinCreamFrame = 0mil
mlMaxCreamFrame = 0mil
mlViaStopLimit = 0mil
srRoundness = 0.000000
srMinRoundness = 0mil
srMaxRoundness = 0mil
slThermalIsolate = 15mil
slThermalsForVias = 1
dpMaxLengthDifference = 10mm
dpGapFactor = 2.500000
checkGrid = 0
checkAngle = 1
checkFont = 1
checkRestrict = 1
useDiameter = 31
maxErrors = 50
